PODSTAWY MIKROELEKTRONIKI:  wykład 5 cz. 1


Streszczenie
Wroc


Statyczny inwerter CMOS - czasy przełączania


Terminem "czasy przełączania" będziemy ogólnie określać czasy narastania i opadania sygnału na wyjściu oraz czasy propagacji sygnału. Czasy propagacji sygnału decydują o szybkości działania bramki w układzie. Czasy narastania i opadania sygnału sterującego bramkę mają wpływ na jej czasy propagacji, więc także są istotne. Dobre oszacowanie szybkości działania układu z bramkami CMOS jest możliwe tylko przy pomocy symulacji elektrycznej. Tu jednak wyprowadzimy kilka prostych wzorów dla ogólnej orientacji i zgrubnych oszacowań.

Zarówno czasy propagacji, jak i czasy narastania i opadania są uwarunkowane szybkością ładowania lub rozładowywania pojemności, jaką obciążony jest inwerter.

Ladowanie poj. obc.

Ładowanie (a) i rozładowywanie (b) pojemności obciążającej przy przełączaniu inwertera

Gdy stan na wyjściu zmienia się z "0" na "1", pojemność obciążająca C
l ładuje się w wyniku przepływu prądu ze źródła zasilania przez tranzystor pMOS. Gdy stan na wyjściu zmienia się z "1" na "0", pojemność obciążająca Cl rozładowuje się w wyniku przepływu prądu przez tranzystor nMOS. Na pojemność obciążającą Cl składają się wewnętrzne pojemności samego inwertera oraz pojemności zewnętrzne w stosunku do niego, takie jak suma pojemności wejściowych innych bramek obciążających inwerter  i połączeń prowadzących do tych bramek.


Pojemnosci

Inwerter obciążony pojemnością wewnętrzną i zewnętrzną (a) oraz składniki pojemności wewnętrznej (b)

Pojemności wewnętrzne obciążające inwerter to suma pojemności złączowych drenów tranzystorów nMOS i pMOS oraz suma podwojonych pojemności dren-bramka tych tranzystorów. Dlaczego podwojonych? Otóż pojemności te są w rzeczywistości włączone między węzeł wyjściowy, a wejściowy. W procesie zmiany stanów logicznych napięcie na wejściu zmienia się od zera do UDD (lub odwrotnie), a napięcie na wyjściu zmienia się w przeciwnym kierunku: od UDD do zera (lub odwrotnie). W rezultacie napięcie na pojemnościach włączonych między wyjściem, a wejściem zmienia się o 2 UDD. Jeśli pojemności te włączymy pomiędzy wyjście i masę, to przy zmianie stanów logicznych napięcie na nich będzie zmieniać się tylko o wartość równą UDD. Zatem aby pojemności po przeniesieniu na wyjście gromadziły taki sam ładunek, jak w miejscu, w którym rzeczywiście występują, ich wartości trzeba podwoić. Zabieg polegający na przeniesieniu tych pojemności na wyjście bardzo ułatwia oszacowanie czasów przełączania.

Założymy dla uproszczenia, że inwerter CMOS jest sterowany sygnałem o kształcie idealnego impulsu prostokątnego, tj. o czasach narastania i opadania równych zeru. Wówczas czas propagacji liczyć należy od chwili, w której nastąpiła skokowa zmiana napięcia na wejściu do chwili, w której napięcie wyjściowe osiągnęło (malejąc lub rosnąc, zależnie od kierunku zmiany) wartość równą 0,5 UDD.

Czasy propagacji

Czasy propagacji przy wyidealizowanym sygnale wejściowym

Dla oszacowania czasów tp10 i tp01 założymy, że w czasie ładowania pojemności obciążającej Cl płynie przez nią prąd ładowania o stałej wartości równej prądowi nasycenia tranzystora pMOS, a podczas rozładowania pojemność ta rozładowuje się prądem o stałej wartości równej prądowi nasycenia tranzystora nMOS. Nie jest to bardzo złe przybliżenie. Symulacje pokazują, że tranzystory pozostają w stanie nasycenia przez większą część czasu ładowania lub rozładowywania pojemności obciążającej. Początkową wartością napięcia przy ładowaniu jest 0, końcową (dla oszacowania czasu tp01) 0,5 UDD. Początkową wartością napięcia przy rozładowywaniu jest UDD, końcową (dla oszacowania czasu tp10) 0,5 UDD. Przy tych założeniach czasy propagacji sygnału można oszacować wzorami

Wzor W5-1   (W5-1)

Wzor W5-2   (W5-2)

Jak widać, inwerter działa tym szybciej, im mniejsza jest pojemność obciążająca, im większa jest szerokość kanału, im mniejsza jest długość kanału i im większe jest napięcie zasilania układu. Na te wielkości ma wpływ konstruktor układu. Z punktu widzenia szybkości działania całego układu logicznego korzystne jest na ogół, by czasy propagacji tp10 i tp01 miały zbliżone wartości. Ze wzorów (W5-1) i (W5-2) widać, że jednakowe czasy propagacji tp10 i tp01 osiąga się przy jednakowych wartościach napięć progowych i jednakowych wartościach współczynników Kn i Kp. Są to te same warunki, które zapewniają symetryczną charakterystykę przejściową inwertera.

Statyczny inwerter CMOS - pobór mocy


Prąd, jaki pobiera ze źródła zasilania statyczny inwerter CMOS, ma dwie składowe: statyczną i dynamiczną. Składowa statyczna to prąd, jaki płynie w stanie ustalonym, gdy stany logiczne nie zmieniają się. Prąd ten ma małą wartość, bowiem zarówno w stanie "0" na wejściu, jak i w stanie "1" jeden z połączonych szeregowo tranzystorów - nMOS lub pMOS - jest wyłączony, nie przewodzi. Statyczny prąd ma dwa główne składniki: prądy wsteczne złącz drenów tranzystorów oraz prąd podprogowy tego z tranzystorów MOS, który jest w danej chwili wyłączony. W starszych technologiach statyczny pobór prądu był tak mały, że można go było zaniedbać. Jednak w technologiach, w których długość bramki jest rzędu 100 nm i mniej, napięcia progowe tranzystorów są znacznie mniejsze, niż w starszych technologiach. Prąd podprogowy nie jest już wówczas pomijalnie mały, ponieważ rośnie on wykładniczo przy zmniejszaniu napięcia progowego. Posługując się wzorem (W3-4) można pokazać, że gdy napięcie progowe maleje o około 60 ... 100 mV, prąd podprogowy rośnie o rząd wielkości. To oznacza, że zmniejszenie napięcia progowego z wartości 0,7 ... 0,8 V (typowej dla układów o napięciu zasilania 5V) do 0,4 ... 0,5 V (typowej dla układów o napięciu zasilania rzędu 1 V) daje wzrost prądu podprogowego o 3 ... 5 rzędów wielkości. Prąd ten jest wówczas na tyle duży, że związany z nim pobór mocy stanowi znaczącą część całkowitego poboru mocy układu. Jest to obecnie coraz poważniejszy problem techniczny.

W obecnym stanie techniki przeważa jednak na ogół dynamiczny pobór prądu. Dynamiczna składowa poboru prądu pojawia się, gdy zmieniają się stany logiczne. Jest to prąd, który płynie tylko w czasie zmiany stanu logicznego. Ma on dwa składniki. Pierwszy z nich związany jest z ładowaniem i rozładowywaniem pojemności obciążającej. Drugi płynie w czasie przełączania z tego powodu, że istnieje taki zakres napięć wejściowych, dla których oba tranzystory inwertera równocześnie przewodzą.

Przy każdej zmianie stanu powodującej naładowanie pojemności obciążającej Cl do napięcia UDD ze źródła zasilania wypływa energia o wartości Ec = ClUDD2. W każdym cyklu zmiany stanów na wyjściu "0"->"1"->"0" następuje jedno naładowanie i jedno rozładowanie. Można pokazać, że energia Ec ulega rozproszeniu w połowie w tranzystorze pMOS (podczas ładowania) i w połowie w tranzystorze nMOS (podczas rozładowania). Jeżeli w ciągu sekundy cykli ładowanie-rozładowanie jest f, to moc Pc pobierana ze źródła zasilania wynosi

Wzor W5-3   (W5-3)

We współczesnych układach CMOS to jest główny składnik pobieranej mocy. Moc P jest proporcjonalna do częstotliwości, z jaką przełączają bramki (czyli - z grubsza - do częstotliwości zegara, jakim taktowany jest układ), do pojemności obciążającej bramki oraz do kwadratu napięcia zasilającego.

Drugą składową dynamicznego poboru prądu jest prąd, który płynie przez tranzystory bezpośrednio ze żródła zasilania do masy w okresie, gdy w czasie przełączania oba jednocześnie przewodzą. Gdyby czasy narastania i opadania sygnału na wejściu były równe zeru, pobór mocy związany z tym prądem także byłby równy zeru, bo odcinek czasu, w którym tranzystory równocześnie przewodzą, byłby nieskończenie krótki. Przy różnych od zera czasach tr i tf pobór mocy Pj można w przybliżeniu oszacować tak:

Wzor W5-4   (W5-4)

gdzie
Imax jest szczytową wartością prądu płynącego w czasie przełączania przez przewodzące tranzystory. Z punktu widzenia poboru mocy korzystne jest więc, by sygnały wejściowe miały jak najkrótsze czasy narastania i opadania.

Wroc
Dalej

sem. 11Z